感谢网友 啊俊 的线索投递！
12 月 15 日消息，据韩国 Chosunbiz 报道，三星电子在高带宽存储器（HBM）领域取得重大突破。此前长达近两年、在性能与良率方面持续面临挑战的 HBM3E 12 层堆叠产品，目前已达成量产级稳定性，并计划大幅增加出货量。
▲ 图源三星
产业界消息称，正为谷歌定制 TPU 芯片的博通，正就提升三星电子 HBM3E 12 层芯片采购比例展开内部评估。目前，谷歌第七代 TPU 已采用三星电子与 SK 海力士共同供应的 HBM3E 8 层方案；而面向更高算力需求的升级版 TPU 7E，则明确规划全面导入 HBM3E 12 层架构。该产品当前处于量产验证阶段，业内普遍判断，三星与 SK 海力士在关键性能参数上已基本持平。
据此，三星电子极有可能跃升为博通核心HBM战略供应商。
回顾过去一年，三星的 HBM3E 12 层产品始终未能通过英伟达设下的严苛质量门槛——这一“最大客户”的高标准认证长期制约其市场地位，也成为其在全球 HBM 份额落后于 SK 海力士的关键因素之一。
为加速破局，三星在 DRAM 开发负责人黄尚俊（音译）带领下，对 HBM 所依赖的核心 DRAM 单元（D1a）实施了系统性重构，并借由与博通的联合调优与协同验证，于今年内成功实现性能一致性与制造良率的双重提升。
在 Linux 上通过 Chrome 挂载/VNC 自动发布小红书长笔记。Agent 撰写标题和正文后执行 xhs_publish.sh --publish --submit，触发小红书发布。
HBM3E 12 层相较 8 层，在单位面积带宽、能效比及AI大模型训练支持能力等方面优势显著，商业价值与技术壁垒同步拉高。据三星高层透露，在早前争取英伟达主力供应商资质过程中，公司高管曾专程赴美面见黄仁勋。后者当场强调：“若想成为首选伙伴，下一代 HBM 必须落地 12 层堆叠。”该人士进一步指出，HBM3E 12 层已成为释放 GPU 极致算力、支撑千亿级参数模型高效运行的底层基石。
分析指出，三星此次突破，博通的协作路径功不可没。不同于英伟达驱动厂商不断迭代设计以压榨极限性能，博通更聚焦于精准匹配终端规格，其 SoC 全流程自主设计模式，大幅降低了对存储器件的冗余压力测试要求。
一名博通资深工程师坦言：“外界常将我们简单对标英伟达，这种理解只说对了一半。”他解释称，博通本质上是一家以工程效率与成本优化见长的设计企业，致力于为谷歌等头部客户提供高性价比定制芯片，从而保障可持续盈利。正因如此，其更倾向选择报价响应快、交付弹性足的合作伙伴——三星电子由此脱颖而出，不仅强化自身议价空间，也进一步撬动对 SK 海力士的价格博弈杠杆。
为加速追赶并重塑竞争格局，三星在技术演进与商务策略两端同步提速。行业信息显示，其 HBM3E 12 层产品的批量供货价格较 SK 海力士同规格产品下调幅度约 20%，这一举措正实质性推动全球 HBM 供应链结构再平衡。
