LLVM IR 生成目标机器码直接用 llc 命令即可，它是 LLVM 静态后端，支持 x86-64、aarch64、riscv64 等主流架构；需确保 IR 合法（llvm-as 解析）、经 opt 优化和 verifier 校验，并正确设置 -march、-mtriple、-relocation-model 等参数以匹配目标 ABI 和硬件特性。
LLVM IR 怎么生成目标架构的机器码
直接用 llc 命令就行，它就是 LLVM 的静态编译器后端，专干这事。你不需要写 C++ 代码调用 API，除非你正在开发编译器工具链本身——绝大多数场景下，llc 足够快、足够稳、支持所有主流目标（x86-64、aarch64、riscv64 等）。
常见错误是拿未优化或未验证的 IR 直接喂给 llc，导致报错如 Invalid type in value 或 use of undefined value。LLVM IR 必须通过 llvm-as 解析合法，且最好先过一遍 opt -O2 优化和 llvm-verifier 校验。
-
llc -march=x86-64 input.ll -o output.s→ 生成 x86-64 汇编 -
llc -march=aarch64 -mcpu=generic -relocation-model=pic input.ll -o output.s→ ARM64，启用位置无关代码 -
llc -march=riscv64 -mcpu=generic-rv64 -mattr=+m,+a,+f,+d input.ll -o output.s→ RISC-V64，显式开启基础扩展
C++ 里调用 LLVM 后端 API 的最小可行路径
真要从 C++ 程序里驱动后端（比如写一个自定义编译器前端），核心是 TargetMachine 和 MCCodeEmitter 这一层。别碰 ExecutionEngine 或 JIT——那是运行时用的，和生成机器码无关。
关键步骤顺序不能乱：先用 TargetRegistry::lookupTarget() 找目标；再用 Target::createTargetMachine() 构建 TargetMachine；最后调用 TargetMachine::addPassesToEmitFile() 把 IR 送进 CodeGen 流水线。
立即学习“C++免费学习笔记（深入）”；
- 必须传
CodeGenOpt::Default或更高优化级别，否则某些后端（如 RISC-V）会拒绝生成合法指令 -
Reloc::PIC和CodeModel::Small要按需设置，否则生成的代码可能无法链接到共享库 - 输出格式选
CGFT_ObjectFile得自己处理符号重定位；选CGFT_AssemblyFile更易调试但多一步汇编
为什么 llc 生成的 .s 文件汇编失败
不是 IR 问题，是默认输出风格和你本地汇编器不兼容。LLVM 默认用 att（AT&T）语法，但 GNU as 在 x86 上常默认 expect intel；ARM 和 RISC-V 则基本只认 gas 风格（即 att 变体），但 GNU as 对 RISC-V 支持滞后，容易报 unknown opcode。
- 加
-x86-asm-syntax=intel强制 x86 输出 Intel 语法（需 LLVM ≥ 15） - RISC-V 推荐用
llvm-mc -filetype=obj替代llc+as，绕过 GNUas的扩展识别缺陷 - ARM64 不要加
-mattr=+neon除非 IR 真用了 NEON intrinsics，否则llc可能生成非法指令
目标架构差异最易被忽略的三个点
不是指令集不同那么简单。ABI、寄存器分配策略、默认调用约定、甚至栈对齐要求，都会让同一份 IR 在不同后端产出不可互换的机器码。
- x86-64 默认用 System V ABI（Linux/macOS），Windows 用 Microsoft x64 ABI ——
llc不自动适配，得加-mtriple=x86_64-pc-windows-msvc - ARM64 的
sp寄存器在函数入口必须 16 字节对齐，LLVM 会插sub sp, sp, #16，但如果你手动写了 inline asm 没守这个规则，链接时可能段错误 - RISC-V 的
gp（global pointer）寄存器默认启用，所有全局变量访问都走它；关掉要加-mno-relax，但代价是代码体积变大
机器码生成这步看着只是“翻译”，实际是 ABI 层、目标特性层、优化策略层三重耦合的结果。漏掉任一配置项，都可能让代码在模拟器里跑通，却在真机上挂掉。
