volatile的可见性由JVM插入内存屏障指令实现，映射为硬件屏障（如x86的mfence、lock前缀），强制刷写主内存并使其他核心缓存行失效，结合MESI协议确保读取最新值。
硬件内存屏障如何支撑 volatile 的可见性
volatile 的可见性不是靠“等同步”或“后台刷新”实现的，而是由 JVM 在生成字节码时，针对 volatile 读写插入特定的内存屏障指令，这些指令会映射到 CPU 硬件层面的内存屏障（如 x86 的 mfence、lfence、sfence 或 lock addl $0, (%%rsp)），直接干预处理器缓存行为和写缓冲区状态。
具体来说：
- volatile 写操作后插入 StoreLoad 屏障：强制将当前线程工作内存中该变量的最新值立即刷入主内存，并通过缓存一致性协议（如 MESI）使其他 CPU 核心中该变量的缓存行失效；
- volatile 读操作前插入 LoadLoad + LoadStore 屏障：清空本地缓存对应位置（或标记为无效），确保下一次读必须从主内存（或经总线嗅探获得最新值）重新加载，不复用寄存器或 L1/L2 缓存中的旧副本。
硬件屏障如何阻止重排序
编译器和 CPU 的重排序都受内存屏障限制。例如，在 x86 架构下：
- sfence（Store Fence）：保证该指令前的所有 store 操作在该指令后所有 store 执行前完成，并刷出写缓冲区；
- lfence（Load Fence）：保证该指令前的所有 load 操作全部完成，之后的 load 不得提前；
- mfence（Full Memory Fence）：兼具 sfence 和 lfence 效果，是 volatile 写后常用的全屏障。
JVM 不依赖某一种具体指令，而是根据目标平台选择语义等价的硬件屏障。比如在 ARM 上可能用 dmb ish，在 RISC-V 上用 fence rw,rw——目标一致：切断屏障两侧的指令执行顺序自由度，确保 volatile 读写之间的 happens-before 关系成立。
立即学习“Java免费学习笔记（深入）”；
屏障与缓存一致性协议协同工作
仅靠内存屏障还不足以让其他线程“看到”修改，真正起作用的是它与底层硬件协议的配合：
- volatile 写触发 StoreLoad 屏障 → 刷写并使缓存行失效 → 其他核心收到 invalidate 请求 → 对应缓存行进入 Invalid 状态；
- volatile 读触发 LoadLoad 屏障 → 发起 read 请求 → 若本地缓存为 Invalid，则通过总线/互连网络向拥有最新值的核心或主内存获取 → 强制更新本地缓存。
这个过程不依赖锁、不阻塞线程，但借助硬件机制实现了“写完即全局可见、读取必为最新”的效果。
注意：屏障不解决原子性问题
内存屏障只约束单个读或单个写的顺序与可见性，对复合操作（如 count++）无能为力：
- 读 count → 加 1 → 写回 count 是三个独立动作；
- 两次 volatile 读之间、两次 volatile 写之间，仍可能被其他线程插入操作；
- 所以 volatile 不能替代 synchronized 或 AtomicInteger 来保障 read-modify-write 的原子性。
