llvm/lib/Target 是后端主入口，新手应先看 XXTargetMachine.cpp、XXSubtarget.cpp 和 XX.td 三类骨架文件；再聚焦 llvm/lib/CodeGen 中 SelectionDAG、GlobalISel、Schedule 和 RegisterAllocation 四个核心子目录；调试时优先检查 MCTargetDesc/ 和 llvm/include/llvm/Target/ 下的注册与配置。
从 llvm/lib/Target 开始，但别直接扎进 .cpp 文件
llvm/lib/Target 确实是后端源码的主入口，但新手常犯的错误是打开 X86/ 或 AArch64/ 目录就硬啃 XXISelDAGToDAG.cpp。这些文件依赖大量前置定义，没上下文几乎无法理解。真正该先看的是每个 target 子目录下的三类骨架文件：
-
XXTargetMachine.cpp：定义了该 target 的“出厂配置”，比如默认优化级别、是否启用 GlobalISel、用哪套指令选择器 -
XXSubtarget.cpp：描述 CPU 特性（如是否支持 AVX-512、是否带 SVE2），它决定了后续所有后端行为的分支开关 -
XX.td（TableGen 描述文件）：不是 C++，但比 C++ 更关键——所有寄存器定义、指令编码、模式匹配规则都从这里生成
你不需要立刻读懂 .td 语法，但得知道 llvm/lib/Target/AArch64/AArch64.td 和 llvm/lib/Target/X86/X86.td 是整个后端的“蓝图”。
llvm/lib/CodeGen 是后端逻辑的中枢，但只读其中 4 个子目录
llvm/lib/CodeGen 不是“代码生成”的全部实现，而是 IR → MachineInstr → MCInst 这一链条中最稳定、最常被复用的部分。重点关注：
-
SelectionDAG/：老一代指令选择核心，SelectionDAGISel.cpp是入口，但实际逻辑分散在各 target 的XXDAGToDAGISel.cpp -
GlobalISel/：新统一指令选择框架，InstructionSelect.cpp+ 各 target 的XXInstructionSelector.cpp是主线 -
Schedule/：调度策略（如RegisterPressureTracker.cpp），影响指令重排和寄存器压力计算 -
RegisterAllocation/：寄存器分配器主干，RegAllocBase.cpp定义接口，具体策略（PBQP、Greedy、Basic）在子目录里
别碰 AsmPrinter/ 或 MC/ ——那是汇编输出和机器码编码层，属于“下游交付”，跟 IR 到指令的核心变换关系较弱。
调试时优先检查 llvm/lib/Target/*/MCTargetDesc/ 和 llvm/include/llvm/Target/
当你写完一个新后端或改了某条指令，却卡在 llc -march=xxx 报错 “unknown target” 或 “no instruction selector for …”，问题大概率不在 ISel 文件，而在：
-
MCTargetDesc/XXXMCAsmInfo.cpp：决定汇编语法风格（Intel vs AT&T）、默认段名、对齐方式 -
MCTargetDesc/XXXMCTargetDesc.cpp：注册 target，必须调用InitializeXXXTargetMC，否则TargetRegistry找不到它 -
llvm/include/llvm/Target/TargetRegistry.h：所有 target 注册的统一入口点，llc启动时靠它枚举可用 target -
llvm/include/llvm/Target/TargetOptions.h：控制后端行为的开关（如UnsafeFPMath、UseSoftFloat），很多 bug 来自选项未同步
常见现象：修改了 XXX.td 增加新指令，但 llc -march=xxx -mcpu=yyy 仍不认，八成是 XXXMCTargetDesc.cpp 里漏了 InitializeXXXTargetMC 调用，或者 CMakeLists.txt 没把该文件加入构建。
真正动手前，先跑通 llvm/test/CodeGen/ 里的最小测试
不要自己写 test.ll 从零验证。直接去 llvm/test/CodeGen/XXX/（比如 AArch64/）找最短的 case，例如：
llvm/test/CodeGen/AArch64/simple-add.llllvm/test/CodeGen/X86/ret-void.ll
它们结构清晰：只有几行 IR + ; CHECK: 断言。用 llc -march=xxx -o - simple-add.ll 看输出，再对比 CHECK 行。一旦失败，用 llc -debug-only=isel 或 -debug-only=regalloc 开关定位卡在哪一阶段。
容易被忽略的是：这些 test 依赖 llvm-lit 测试框架，而 lit 默认只运行与当前构建 target 匹配的测试。如果你只 build 了 X86，lit llvm/test/CodeGen/AArch64 会跳过全部——这不是 bug，是 lit 的 target 过滤机制。
后端源码不是线性阅读材料，它是按“功能切片”组织的。从 TargetMachine 入口，顺着 Subtarget → ISel → Schedule → RegAlloc 这条链走，比按目录树从上往下翻高效得多。
