定时器不准主因是时钟配置、分频与重载值计算错误：APB预分频导致定时器时钟倍频、PSC/ARR需+1计算、高精度宜固定ARR调PSC、SPWM需匹配ARR与死区、长脉宽捕获须记录溢出次数。
定时器不准，往往不是代码写错了，而是几个关键环节被忽略。真正影响精度的，从来不是中断函数里多加了一行赋值，而是配置时钟、算分频、设重载值这些“开头几步”就埋下了误差种子。
时钟源与APB分频关系没搞清
很多开发者以为定时器时钟 = 系统主频 ÷ 分频系数，其实漏掉了APB总线预分频带来的倍频规则：当APB1或APB2预分频 ≠ 1时，对应定时器时钟会 ×2。比如APB1设为2分频（84MHz → 42MHz），TIM6实际时钟却是84MHz，而不是42MHz。
- 务必在CubeMX Clock Configuration页查看“Timers clocks”显示的实际频率，别信自己心算的值
- 用HAL_RCC_GetClockConfig()动态获取当前APB分频设置，再调用SystemCoreClockUpdate()更新系统时钟变量
- 高级定时器（TIM1/TIM8）走APB2，基本定时器（TIM6/TIM7）走APB1，路径不同，不能套用同一套计算逻辑
分频系数和重载值理解偏差
PSC写71，不代表71分频；ARR设999，不代表计到999就溢出——真实分频是PSC+1，真实周期是ARR+1。这个“+1”看似微小，但在毫秒级定时或SPWM载波中会直接导致0.1%~1%的累积偏差。
- 计算公式必须用：定时周期 = (PSC + 1) × (ARR + 1) / 定时器时钟频率
- 高精度场景建议把ARR设为最大值（如65535），只调PSC来微调频率，这样分辨率最高
- 使用自动重装载预加载（TIM_AUTORELOAD_PRELOAD_ENABLE），避免运行中修改ARR导致的更新抖动
死区与载波频率不匹配
做SPWM输出时，ARR值太小会导致载波分辨率不足，正弦波阶梯感明显；死区时间设太短，MOS管直通风险上升；设太长，又会压缩有效占空比，影响输出电压幅值。
- 10kHz载波推荐ARR 800–1600；20kHz对应400–800；50kHz则需160–320
- 最小死区时间要结合MOS管开通/关断时间（ton/toff）留出余量，一般取实测开关时间的1.5~2倍
- 死区插入由硬件（BDTR寄存器）完成，但必须确保互补通道使能且极性配置正确，否则死区无效
输入捕获未处理溢出计数
测长脉宽（如>131ms@72MHz+16位定时器）时，仅读CCR寄存器会严重失真——因为CNT已多次溢出。不记录溢出次数，结果可能从100ms变成34μs。
- 必须启用更新中断（HAL_TIM_PeriodElapsedCallback），每次溢出对计数器+1
- 双边沿捕获更可靠：上升沿记一次时间戳，下降沿再记一次，配合溢出计数算差值
- 滤波器ICFilter值不能拍脑袋设，应满足：N × 定时器时钟周期 ，否则信号会被滤掉
SysTick配置忽略时钟源与优先级
SysTick常被当成“随便配配就能用”的延时工具，但它一旦出错，整个HAL_Delay或RTOS调度都会崩。最典型的是：HAL_Delay()卡死，其实是SysTick中断被更高优先级中断屏蔽了。
- 显式指定时钟源：默认可能用HCLK/8，但多数应用需要HCLK全速驱动
- 配置后必须检查SysTick_Config()返回值，非0说明重装载值超24位范围（>0xFFFFFF）
- SysTick中断优先级不能低于其他关键中断，尤其不能比串口、ADC等低，否则HAL_Delay()在中断里调用会死锁
