AVX2矩阵乘法需先运行时检测CPU支持（如__builtin_cpu_supports("avx2")或__cpuid），再确保编译启用-mavx2，并对k维向量化、数据对齐（32字节）、分块（如4×8）及B矩阵转置等关键点严格实现。
AVX2矩阵乘法：先确认你的CPU和编译器是否真支持
很多开发者一上来就写 _mm256_load_ps，结果运行时报 Illegal instruction——根本原因是目标机器不支持 AVX2。不是“开了 -mavx2” 就万事大吉。
实操建议：
- 编译时加
-mavx2（GCC/Clang）或/arch:AVX2（MSVC），但必须配合运行时检测 - 用
__builtin_cpu_supports("avx2")（GCC/Clang）或__cpuid（MSVC）在入口处检查，不支持就 fallback 到标量或 SSE 版本 - 注意：Intel 第4代 Core（Haswell）起才原生支持 AVX2；某些老服务器 BIOS 可能默认禁用 AVX，需进 BIOS 手动开启
- AVX 指令会拉高功耗和温度，部分笔记本在持续负载下会降频，实测性能可能不如预期
AVX2 乘加循环怎么组织才能避免寄存器冲突和数据错位
直接把三重循环里的 i,j,k 套进 _mm256_mul_ps + _mm256_add_ps 很容易出错：访存不对齐、k 维没向量化、中间结果覆盖。
关键点：
立即学习“C++免费学习笔记（深入）”；
- 优先对
k维向量化（内层），每次加载 8 个 float（AVX2 的 256-bit = 8×float），对应一个__m256 - A 矩阵按行访问（
A[i][k]），B 矩阵按列访问（B[k][j]）——但内存是行主序，所以 B 必须提前转置（B_T[j][k]），否则 cache miss 严重 - 用 4×8 分块（即 C 的 4 行 × 8 列子块），同时计算 4 个
__m256累加器，减少 store 次数 - 务必用
_mm256_store_ps前确保目标地址 32 字节对齐，否则触发 #GP 异常；可用aligned_alloc(32, size)或__attribute__((aligned(32)))
AVX-512 对比 AVX2：不只是“宽度翻倍”，得重写访存逻辑
AVX-512 的 512-bit 宽度看似直接把 AVX2 代码里所有 _mm256_* 换成 _mm512_* 就行，但实际要改三处核心逻辑。
必须调整：
- 向量长度从 8 float 变成 16 float，意味着内层 k 循环步长从 8 改为 16，且剩余元素处理逻辑（tail handling）更复杂
- AVX-512 支持掩码寄存器（
__mmask16），推荐用_mm512_mask_mov_ps处理末尾不足 16 的情况，比传统 if 分支更稳 - 512-bit load/store 对地址对齐要求更严（64 字节），且某些 CPU（如 Skylake-X）在启用 AVX-512 后会降频，实测单线程吞吐未必提升，多线程反而可能因频率墙反降
- 编译选项要显式加
-mavx512f -mavx512cd（基础指令集），仅-mavx512不够，部分 intrinsic 会报 undefined
别只盯着指令集：cache blocking 和内存布局才是瓶颈所在
即使 AVX-512 每周期算 32 个乘加，如果数据总在 L3 甚至内存里打转，速度还不如优化过的标量版本。
真正影响上限的细节：
- C 矩阵分块大小必须适配 L1/L2 cache 容量（例如 48×48 子块对 L1d=32KB 较友好），太大导致反复换入换出
- A 和 B_T 都应按 64 字节 cache line 对齐，且相邻行间隔最好为 256 字节以上（避免 bank conflict）
- 现代 CPU 的 store bandwidth 有限，C 的写回尽量用 non-temporal store（
_mm512_stream_ps），但要配合_mm_sfence()保证顺序，且仅适用于“写后不立即读”的场景 - OpenBLAS、Intel MKL 这类库早把上述策略揉进汇编了，自研优化除非有特殊约束（如固定尺寸、稀疏结构），否则很难超越
AVX-512 的 mask 寄存器和嵌套 broadcast 在小矩阵或不规则访存时特别有用，但多数人卡在第一步：连 _mm512_load_ps 都没对齐成功，就去调优 micro-kernel 了。
