变量数据在CPU多级缓存间搬运的开销本质是访问延迟、带宽竞争与一致性协议共同作用的结果；首次访问需按L1→L2→L3→主存路径加载64字节缓存行，迁核引发逐级填充，写操作在Write-Back+MESI下产生隐式搬运，false sharing可使延迟升3–5倍。

变量数据在 CPU 多级缓存间搬运的开销，本质是访问延迟、带宽竞争与一致性协议共同作用的结果，并非单纯“复制”动作。理解这个过程，关键在于看清数据如何随程序行为在 L1→L2→L3→主存之间流动，以及每次流动触发的实际硬件动作。

变量首次访问：从内存到L1的完整路径

当一个变量（如局部数组元素）首次被读取，且未命中任何缓存时，CPU 必须走完典型路径：

• 先查 L1d 缓存（通常 32–64 KB），未命中 → 触发 L2 查找
• L2（几百 KB 到 1 MB）也未命中 → 向 L3 发起请求
• L3（几 MB 到几十 MB，多核共享）若未命中，则最终访问主内存（纳秒级延迟跃升至百纳秒级）
• 数据以缓存行（Cache Line，典型 64 字节）为单位加载，即使只用 4 字节 int，也会把整行搬入 L1d
• 该行在 L1d 中建立后，后续对该行内其他字节的访问可直接命中，无需重复搬运

L1/L2 私有性带来的迁核开销

在多线程调度中，若线程从核心 A 迁移到核心 B，变量所在缓存行会面临真实失效：

• L1 和 L2 是每个物理核私有的，核心 A 的 L1d 中的变量数据对核心 B 不可见
• 核心 B 首次访问该变量时，即使 L3 中仍有副本（因 L3 共享），仍需经历 L3→L2→L1 的逐级填充，延迟约 30–50 CPU 周期
• 若 L3 也已失效（如被其他核心驱逐），则必须回访主内存，延迟可达 200+ 周期
• 超线程场景下，同一物理核的两个逻辑核共享 L1/L2，此时迁核不引发私有缓存失效，但会加剧资源争用

写操作引发的跨层级同步成本

变量被修改时，缓存策略（Write-Back vs Write-Through）和一致性协议（MESI）共同决定搬运行为：

• Write-Back（主流）：修改仅发生在 L1d，标记为 Modified 状态；只有该行被逐出 L1 时，才将脏数据写回 L2/L3 或内存
• 若另一核心同时读取同一变量，会触发总线事务：原核心将脏行写回 L3，新核心再从 L3 加载——这是一次隐式搬运，延迟远高于纯读
• 频繁跨核修改同一缓存行（false sharing）会导致反复状态切换（Modified ↔ Shared），显著抬高平均访问延迟，实测性能可能下降 3–5 倍
• 结构体成员若未对齐或混排不同线程常访问字段，极易落入同一缓存行，放大此类开销

预取与局部性如何降低搬运频率

硬件预取器不能消除搬运，但能掩盖其延迟——前提是访问模式可预测：

• 顺序访问数组时，CPU 可提前加载后续缓存行到 L2/L3，使 L1 命中率大幅提升
• 跨步访问（如步长=128 字节）可能触发跨步预取，但若步长超过页大小（4 KB），预取即失效
• 随机访问或指针跳转（如链表遍历）几乎无法预取，每次未命中都意味着一次完整搬运路径
• 将热变量集中布局（如 AoS 改为 SoA）、控制结构体大小为缓存行整数倍，可提升空间局部性，减少跨行搬运次数