AMD下代Zen6 CPU大变革！转向全新D2D互连：能效延迟双飞跃

9月29日消息，据最新报道，amd正计划在未来的zen 6处理器中采用全新的d2d（die-to-die）互连技术，以替代沿用多年的serdes方案，而这一变革的初步迹象已在即将推出的strix halo apu上显现。

自Zen 2架构以来，AMD一直依赖SERDES PHY技术实现多个CCD（计算芯粒）之间的通信。然而，随着芯片集成度提升和性能需求增长，传统互连方式逐渐暴露出瓶颈。

SERDES即串行器/解串器，其作用是将各CCD产生的并行数据转换为串行信号进行跨芯片传输，接收端再通过解串器还原为并行数据。

这种方式存在两个显著问题：首先，串行化与解串行化过程需要额外功耗，用于时钟恢复、信号均衡及编码处理；其次，数据格式的转换不可避免地增加了芯粒间通信延迟，成为制约整体效率的关键因素之一。

随着NPU等新兴模块的引入，系统对低延迟、高效率带宽的需求愈发迫切。为此，AMD在Strix Halo APU的设计中进行了重大调整，这或许预示着Zen 6架构的发展方向。

具体而言，AMD利用RDL（重分布层）在芯片之间布置了大量短距离、高密度的并行连接线路，这些线路嵌入于芯片下方的“中介层”结构中。

科大讯飞-AI虚拟主播

科大讯飞推出的移动互联网智能交互平台，为开发者免费提供：涵盖语音能力增强型SDK，一站式人机智能语音交互解决方案，专业全面的移动应用分析；

79

查看详情

借助台积电的InFO-oS（集成扇出基板）封装技术，这些互连线被精确安置在硅芯片与有机基板之间，从而支持CPU核心通过宽幅并行接口直接通信。

硬件分析团队High Yield在拆解研究Strix Halo时发现了这一变化：芯片表面出现了一个矩形的小型垫片区，正是InFO-oS技术的典型特征，而原本占据较大面积的大型“SERDES”模块已不见踪影。

这种新型D2D互连方案有效减少了功耗和通信延迟，因为它彻底省去了串行与并行之间的转换步骤。更重要的是，通过增加并行端口的数量，整体互联带宽实现了大幅提升。

但该方案也带来了新的设计挑战，尤其是在多层RDL布局方面，同时还需要重新规划布线优先级——由于芯片底部空间被用于扇出走线，可用资源变得更加紧张。

以上就是AMD下代Zen6 CPU大变革！转向全新D2D互连：能效延迟双飞跃的详细内容，更多请关注php中文网其它相关文章！

相关标签：

amd 处理器 编码 端口 台积电 架构 封装 die 接口

大家都在看：

电脑超频教程：CPU与内存性能提升 Go 语言多核 CPU 利用：GOMAXPROCS 与并行化实践 Go语言程序如何高效利用多核CPU：深入理解GOMAXPROCS与并发并行 为什么即使CPU和内存占用不高，电脑依然会感到卡顿和响应迟缓？ 如何在Go程序中高效利用所有CPU核心