内存屏障用于控制多线程中内存操作顺序，防止编译器和CPU重排序，确保共享数据正确访问。
C++内存屏障（Memory Barrier）是一种同步机制，用于控制多线程程序中内存操作的执行顺序，防止编译器和CPU对指令进行重排序，从而确保在多核环境下共享数据的正确访问。它在实现无锁数据结构、原子操作和线程同步时至关重要。
内存屏障的作用
现代CPU和编译器为了提升性能，会对指令进行重排序（Reordering），包括：
- 编译器在编译时调整指令顺序
- CPU在运行时乱序执行（Out-of-Order Execution）
- 缓存层级导致的写入延迟（Write Buffering）
这些优化在单线程下是安全的，但在多线程共享内存的场景中可能导致不可预期的行为。内存屏障通过插入特定的“屏障”指令，强制限制内存操作的可见顺序。
C++中可以通过以下方式使用内存屏障：
立即学习“C++免费学习笔记（深入）”；
- std::atomic 配合内存序（memory_order）参数
- std::atomic_thread_fence 显式插入内存屏障
多核CPU与顺序一致性
在多核CPU系统中，每个核心都有自己的缓存（L1/L2），共享主存。当多个核心并发读写同一块内存时，如果没有同步机制，一个核心的写操作可能不会立即对其他核心可见。
顺序一致性（Sequential Consistency） 是最直观的内存模型：所有线程看到的内存操作顺序是一致的，且与程序顺序一致。但为了性能，大多数现代CPU（如x86、ARM）并不默认提供强顺序一致性。
x86架构提供了较强的顺序保证（如StoreLoad屏障隐式存在），但仍有Store-Store和Load-Load重排可能；而ARM和RISC-V等弱内存模型架构则允许更多重排，必须显式使用内存屏障。
C++内存序与屏障类型
C++11引入了六种内存序，用于控制原子操作的同步行为：
- memory_order_relaxed：无同步或顺序约束
- memory_order_acquire：读操作，保证之后的读写不被重排到它之前
- memory_order_release：写操作，保证之前的读写不被重排到它之后
- memory_order_acq_rel：acquire + release，用于读-修改-写操作
- memory_order_seq_cst：最强顺序，提供全局顺序一致性
- memory_order_consume：依赖顺序，较弱，使用较少
例如，使用 acquire-release 模型实现线程间同步：
std::atomic<bool> ready{false};
int data = 0;
// 线程1
data = 42;
ready.store(true, std::memory_order_release); // 确保 data 写入在 store 之前
// 线程2
while (!ready.load(std::memory_order_acquire)) {} // 确保 load 后能看见 data
assert(data == 42); // 不会触发
若使用 std::memory_order_seq_cst，所有原子操作将形成一个全局一致的顺序，等效于在所有核心间建立一个“单个顺序视图”。
显式内存屏障的使用
有时需要在非原子操作或复杂逻辑中插入屏障：
std::atomic<int> flag{0};
// 线程1
data1 = 1;
data2 = 2;
std::atomic_thread_fence(std::memory_order_release);
flag.store(1, std::memory_order_relaxed);
// 线程2
while (flag.load(std::memory_order_relaxed) == 0) {}
std::atomic_thread_fence(std::memory_order_acquire);
// 此时可安全读取 data1 和 data2
这里通过显式屏障确保 flag 之前的写操作对其他线程可见。
基本上就这些。内存屏障不是万能锁，但它为高性能并发编程提供了底层控制能力。理解它有助于写出既高效又正确的多线程代码。
